|
enum | sycl::_V1::ext::intel::esimd::rgba_channel : uint8_t { sycl::_V1::ext::intel::esimd::rgba_channel::R,
sycl::_V1::ext::intel::esimd::rgba_channel::G,
sycl::_V1::ext::intel::esimd::rgba_channel::B,
sycl::_V1::ext::intel::esimd::rgba_channel::A
} |
| Represents a pixel's channel. More...
|
|
enum | sycl::_V1::ext::intel::esimd::rgba_channel_mask : uint8_t {
sycl::_V1::ext::intel::esimd::rgba_channel_mask::R = detail::chR,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::G = detail::chG,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::GR = detail::chG | detail::chR,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::B = detail::chB,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::BR = detail::chB | detail::chR,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::BG = detail::chB | detail::chG,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::BGR = detail::chB | detail::chG | detail::chR,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::A = detail::chA,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::AR = detail::chA | detail::chR,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::AG = detail::chA | detail::chG,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::AGR = detail::chA | detail::chG | detail::chR,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::AB = detail::chA | detail::chB,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::ABR = detail::chA | detail::chB | detail::chR,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::ABG = detail::chA | detail::chB | detail::chG,
sycl::_V1::ext::intel::esimd::rgba_channel_mask::ABGR = detail::chA | detail::chB | detail::chG | detail::chR
} |
| Represents a pixel's channel mask - all possible combinations of enabled channels. More...
|
|
enum | sycl::_V1::ext::intel::esimd::atomic_op : uint8_t {
sycl::_V1::ext::intel::esimd::atomic_op::add = 0x0,
sycl::_V1::ext::intel::esimd::atomic_op::sub = 0x1,
sycl::_V1::ext::intel::esimd::atomic_op::inc = 0x2,
sycl::_V1::ext::intel::esimd::atomic_op::dec = 0x3,
sycl::_V1::ext::intel::esimd::atomic_op::umin = 0x4,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("use umin") = umin,
sycl::_V1::ext::intel::esimd::atomic_op::umax = 0x5,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("use smax") = umax,
sycl::_V1::ext::intel::esimd::atomic_op::xchg = 0x6,
sycl::_V1::ext::intel::esimd::atomic_op::cmpxchg = 0x7,
sycl::_V1::ext::intel::esimd::atomic_op::bit_and = 0x8,
sycl::_V1::ext::intel::esimd::atomic_op::bit_or = 0x9,
sycl::_V1::ext::intel::esimd::atomic_op::bit_xor = 0xa,
sycl::_V1::ext::intel::esimd::atomic_op::smin = 0xb,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("use smin") = smin,
sycl::_V1::ext::intel::esimd::atomic_op::smax = 0xc,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("use smax") = 0xc,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("fmax" __ESIMD_USM_DWORD_ATOMIC_TO_LSC) = 0x10,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("fmin" __ESIMD_USM_DWORD_ATOMIC_TO_LSC) = 0x11,
sycl::_V1::ext::intel::esimd::atomic_op::fcmpxchg = 0x12,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("fcmpwr" __ESIMD_USM_DWORD_ATOMIC_TO_LSC) = fcmpxchg,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("fadd" __ESIMD_USM_DWORD_ATOMIC_TO_LSC) = 0x13,
sycl::_V1::ext::intel::esimd::atomic_op::__SYCL_DEPRECATED =("fsub" __ESIMD_USM_DWORD_ATOMIC_TO_LSC) = 0x14,
sycl::_V1::ext::intel::esimd::atomic_op::load = 0x15,
sycl::_V1::ext::intel::esimd::atomic_op::store = 0x16,
sycl::_V1::ext::intel::esimd::atomic_op::predec = 0xff
} |
| Represents an atomic operation. More...
|
|